Anche se non abbiamo ancora schede grafiche con PCIe Gen 5 ancora disponibili sul mercato, i responsabili dello standard stanno già pensando a Gen 7. Ed è quello la bozza 0.3 del futuro Standard PCI Express 7.0 È già stato pubblicato con le sue specifiche e novità rispetto alle versioni precedenti. Ovviamente questa non è la sua versione definitiva e ci vorranno anni per vedere i dispositivi che utilizzano questa interfaccia, ma queste cose richiedono anni. Quali novità porta e quali nuove sfide rappresenta per gli ingegneri?
Una delle maggiori sfide poste dalle interfacce di comunicazione è il raggiungimento di velocità di clock eccessivamente elevate. Le interfacce parallele come PCI Express non sono fondamentalmente altro che diversi pin che trasmettono informazioni all’unisono. Il fatto è che è normale che i consumi aumentino in modo esponenziale e non lineare con la velocità di clock. Il problema PCIe? È impossibile aumentare il numero di pin senza interrompere la compatibilità fisica con le generazioni precedenti, il che porta a soluzioni come l’adozione di Codifica PAM per il trasferimento dei dati.
Cosa porterà il nuovo PCI Express 7.0?
Piuttosto, l’annuncio è stato formale, dal momento che PCI SIG non ha annunciato caratteristiche di PCI Express 7.0 che lo differenziano dal resto, oltre al fatto che fa parte della sesta generazione, ma raddoppiando nuovamente la larghezza di banda per pin di connessione. Il che riconduce all’uso Codifica PAM4. Cioè, ogni pin può inviare non 2 valori, ma 4. Raddoppiando la quantità di informazioni ritrasmesse mantenendo la velocità di clock.
In realtà, molte delle sfide dell’implementazione PAM4, a causa della minore spaziatura tra i livelli di tensione e della maggiore induzione di errore, sono state risolte nel PCI Express 6.0. Tuttavia, in questo caso significa un aumento della velocità di clock e, quindi, la sfida di PCI Express Gen 7 sarà nel consumo di energia, che avrà un nuovo aumento e con esso il consumo di energia.
Tutto ciò significa che la velocità di comunicazione di una scheda grafica collegata a un L’interfaccia PCI Express 7.0 x16 sarà 512 GB/sse parliamo di un’unità a stato solido, la cosa andrà al 128 GB/sec e se parliamo di usare un singolo pin, comunicazione seriale, allora lo sarebbero 32GB/sec. Quest’ultimo significa avere la comunicazione con periferiche esterne tramite future versioni di Thunderbolt, e probabilmente USB, di 256 Gbps. Quindi possiamo avere unità di archiviazione esterne alla velocità, in larghezza di banda, degli attuali SSD M.2 interni.
Quando è atteso?
Bene, guardando al futuro, inoltre, attualmente non esiste un chip per cui sia stato progettato PCI Express 7.0, poiché si prevede che l’intera specifica tecnica di funzionamento dello standard per la sua futura implementazione non sarà pronta prima del 2025. Ciò non significa che tra un paio d’anni vedremo prodotti compatibili con detto standard, in quanto per Dovremo aspettare fino al 2027, se le date sono rispettate. In ogni caso queste non sono altro che dichiarazioni di intenti sulla carta, oggi lo standard esiste solo sulla carta.