il brevetto rivela il design del chiplet

Un nuovo brevetto del 23 novembre di AMD rivela qualcosa di veramente importante e ne integra altri che abbiamo già visto. sebbene il brevetti Non sono “legge” e molti non equivalgono a nulla in quanto tali, questo, per il suo dettaglio e contenuto, riteniamo sia fondamentale, poiché sarà sicuramente la base della grafica futura RX 9000 con architettura RDNA 5basato su chiplet e con rendering parallelo. Come sarà la grafica e come funzionerà?

Bene, il modo in cui AMD funzionerà sulla GPU è abbastanza diverso da quello che fa sulla CPU. Non ci sarà uno IOD vero e proprio, lo schema, così come proposto, lo dimostra parliamo di chiplet “completi”, ma soprattutto e soprattutto indipendente. Ciò genera un dibattito su come verranno sincronizzati e su come verrà alleviata la latenza, cosa che, sebbene non lo sappiamo, lancerà alcune speculazioni al riguardo.

AMD RX 9000 con RDNA 5 e il suo nuovo brevetto chiplet: rendering parallelizzato?

Potrebbe essere il nuovo concetto da tenere in considerazione e di cui si parlerà a partire dal 2025, alla fine, o già nel 2026. Prima di entrare nel merito, comprendiamo la spiegazione che AMD offre come concetto generale riguardo il brevetto:

Vengono descritti sistemi, apparecchi e metodi per eseguire lavori di geometria in parallelo su più chip. Un sistema include un processore basato su chiplet con più chiplet per eseguire lavori grafici in parallelo.

Invece di avere un dispatcher centrale per distribuire il lavoro ai singoli chip, ogni chiplet determina da solo il lavoro da svolgere. Ad esempio, durante una draw call, ogni chiplet calcola quali parti recuperare ed elaborare da un fetch o porzioni corrispondenti a uno o più oggetti grafici della chiamata di sorteggio.

Una volta calcolate le fette, ogni chiplet ottiene i recuperi corrispondenti ed elabora gli indici. I chipset svolgono questi compiti in parallelo e indipendentemente l'uno dall'altro.

Quando i buffer degli indici vengono elaborati, i chiplet eseguono in parallelo una o più fasi successive del processo di rendering grafico.

Molti dubbi nell'aria

Il brevetto è complesso e, logicamente, mancano molte informazioni, ma rivela anche molto di più. Per esempio, nel brevetto si parla di un massimo di 12 chiplet tra l'altro, un dato che ci ha scioccato non poco, perché implica chiplet molto più semplificati di quanto ci si aspetterebbe inizialmente o, al contrario, un numero di Shader molto denso.

Ma ci sono altre cose nell’aria. AMD parla di incarichi piuttosto complessi nei compiti per raggiungere i CP che, secondo il brevetto, Verrà fatto tra il firmware, il driver e l'hardware. Ciò apre la possibilità che, una volta eliminata la possibilità di un IOD in quanto tale, ci sarà una nuova segmentazione nei driver AMD dove si riparte da zero con RDNA 5.

Per riassumere e non confondere troppo tutto ciò che il brevetto nomina e lascia nell'aria, AMD fa 5 distinzioni come unità minime di blocco seguendo questo ordine di disposizione degli elementi dall'esterno all'interno:

• Chiplet -> CP -> Motore geometrico -> Motore Shader -> Rasterizzatore

La cosa interessante è che, come si dice, ogni chiplet è completamente indipendente, è una GPU monolitica per uso tradizionale come quelle che abbiamo oggi, e la cosa migliore è che sono trasparenti tra loro. In altre parole, a quanto pare e secondo gli schemi, possono condividere informazioni e, a quanto pare, anche determinate risorse.

Indipendente, ma connesso e condiviso?

È la filosofia del Ryzen, ma con una latenza inferiore, e forse AMD finirà per fare il salto della CPU verso qualcosa di simile in futuro a scapito del tentativo di spostare elementi sui chiplet per ridurre la latenza. L'RX 9000 con RDNA 5, secondo il brevetto, Ogni chiplet sarà in grado di accedere alla memoria in modo indipendente.il che suggerisce a resta da vedere un maggiore utilizzo (che non deve essere necessariamente una maggiore larghezza di banda al secondo) di PCIe 5.0 o 6.0poiché anche se sono unità indipendenti, l'accesso alla memoria deve essere logicamente condiviso.

Ciò suggerisce che con la RX 9000 RDNA 5 la velocità e le latenze della RAM saranno fondamentali per aumentare le prestazioni in DDR5. Infine, un dettaglio che può passare inosservato. Il sistema, il PC in generale, vede i chiplet come un'unitàda qui il riquadro con le linee tratteggiate nella Figura 2.

Ciò suggerisce che solo il firmware può comprendere il layout interno del chiplet, poiché il driver in detta figura è sul lato opposto, legato al sistema operativo, all'applicazione e alla CPU, che li comprende tre, senza dimenticare la RAM.

Decisamente, Il modo di lavorare sembra essere molto simile a quello attuale.perché ci sono ancora tre grandi blocchi: CPU, RAM e GPU, solo quest'ultima ha chiplet e, cosa più importante, sono collegati da ciò che AMD chiama Collegamento di comunicazionemeglio conosciuto per il suo brevetto come Reticolazione.

AMD Crosslink, cos'è esattamente e come si collegherà ai chiplet?

Entriamo a pieno titolo in qualcosa che si è visto il 31 dicembre 2020! Il brevetto in realtà è molto esteso, quindi cercheremo di semplificarlo per la prima volta AMD lo utilizzerà su PC in quello che intendiamo come RDNA 5 e, soprattutto, parlando di chiplet GPU.

La prima cosa da chiarire è che l'L3 e il corrispondente PHY torneranno al die, infatti quello che verrà fatto secondo il brevetto AMD Crosslink è tornare all'RX 6000 e dividere le unità in chiplet indipendenti, come fa l'MI300 nel suo layout GPU.

Pertanto, ogni chiplet RX 9000 con RDNA 5 avrà le seguenti unità:

• WGP
• GFX
• L1
• GDF (struttura di dati grafici)
• L2
• SDF (struttura dati scalabile)
• L3
• Controllore PHY

Tenendo presente questo ordine, all'interno di ciascun chiplet, sono tutti collegati a ciò che AMD ha chiamato HBX Passive Crosslink, che si trova in un punto di connessione tra il SDF e L3.

Perché? Poiché è il percorso di interconnessione tra tutti i chiplet e tenendo conto che le informazioni dirette dalla CPU andranno all'SDF, la latenza è ridotta al minimo se i dati devono essere scambiati tra di loro.

AMD utilizza il sistema Crosslink nell'MI300, ma come previsto richiede una CPU. Ovviamente non ci saranno CPU qui, solo chiplet, quindi capiamo che AMD ucciderà, almeno temporaneamente, Collegamento Infinity Fanoutpoiché in questo caso non mi servirebbero più, a meno che non tolga nuovamente l'L3 dai chiplet, cosa improbabile visto quello che abbiamo visto.

RDNA 5, RX 9000 e questo brevetto del chiplet lasciano la porta aperta: a 2 nm o 3 nm?

Poiché questo è ovvio (e lo abbiamo già accennato all'inizio) si tratta solo di un abbozzo di ciò che alla fine potrebbe arrivare, a cui occorre dare la giusta misura. Considerando la correlazione tra i due brevetti con 3 anni di differenza, quello visto con l’MI300 e le sue varianti e questo nuovo che ha appena una settimana e mezza, visto quanto è ancora lontano RDNA 5, è molto probabile che noi finirà per vedere qualcosa di molto simile, beh, sono correlativi.

Ora, con quanti chiplet? Ebbene, dobbiamo passare ai processi litografici per avere un'idea della densità che ciascuno può ospitare e poter così fare calcoli riguardanti il ​​numero di Shader in quanto tali. Tenendo conto di quanto visto nella tabella di marcia di TSMC fino al 2026 scoperta dall'azienda, la realtà è che saremo con il 3nm in quelle date, e solo nel 2026 inoltrato, potremmo aspettarci il N2X e N2Pil che potrebbe indicarlo RDNA 5 e RX 9000 potrebbero arrivare in entrambi i nodi grazie alla tempestività di questo ultimo brevetto sul chiplet.

Cioè, sono più vicini alla costruzione con N2 che con N3X a causa della semplice temporalità, ma questa rimane, in primo luogo, pura e semplice speculazione e, in secondo luogo, un mistero al momento.